Уровни ttl cmos: Кафедра авіоніки

Цифровые микросхемы.

Цифровые микросхемы. Типы логики, корпуса

Ну сначала скажем так: микросхемы делятся на два больших вида: аналоговые и цифровые. Аналоговые микросхемы работают с аналоговым сигналом, а цифровые, соответственно – с цифровым. Мы будем говорить именно о цифровых микросхемах.

Точнее даже, мы будем говорить не о микросхемах, а об элементах цифровой техники, которые могут быть «спрятаны» внутри микросхемы.

Что это за элементы?

Некоторые названия вы слышали, некоторые, может быть – нет. Но поверьте, эти названия можно произносить вслух в любом культурном обществе – это абсолютно приличные слова. Итак, примерный список того, что мы будем изучать:

• Триггеры
• Счетчики
• Шифраторы
• Дешифраторы
• Мультиплексоры
• Компараторы
• ОЗУ
• ПЗУ

Все цифровые микросхемы работают с цифровыми сигналами. Что это такое?

Цифровые сигналы – это сигналы, имеющие два стабильных уровня – уровень логического нуля и уровень логической единицы. У микросхем, выполненных по различным технологиям, логические уровни могут отличаться друг от друга.

В настоящее время наиболее широко распространены две технологии: ТТЛ и КМОП.

ТТЛ – Транзисторно-Транзисторная Логика;
КМОП – Комплиментарный Металл-Оксид-Полупроводник.

У ТТЛ уровень нуля равен 0,4 В, уровень единицы – 2,4 В.
У логики КМОП, уровень нуля очень близок к нулю вольт, уровень единицы – примерно равен напряжению питания.

По-всякому, единица – когда напряжение высокое, ноль – когда низкое.

НО! Нулевое напряжение на выходе микросхемы не означает, что вывод «болтается в воздухе». На самом деле, он просто подключен к общему проводу. Поэтому нельзя соединять непосредственно несколько логических выводов: если на них будут различные уровни – произойдет КЗ.

Кроме различий в уровнях сигнала, типы логики различаются также по энергопотреблению, по скорости (предельной частоте), нагрузочной способности, и т.д.

Тип логики можно узнать по названию микросхемы. Точнее – по первым буквам названия, которые указывают, к какой серии принадлежит микросхема. Внутри любой серии могут быть микросхемы, произведенные только по какой-то одной технологии. Чтобы вам было легче ориентироваться — вот небольшая сводная таблица:

	ТТЛ	ТТЛШ	КМОП	Бастродейств. КМОП	ЭСЛ
Расшифровка названия	Транзисторно-Транзисторная Логика	ТТЛ с диодом Шоттки	Комплиментарный Металл-Оксид Полупроводник		Эмиттерно-Согласованная Логика
Основные серии отеч. микросхем	К155 К131	К555 К531 КР1533	К561 К176	КР1554 КР1564	К500 КР1500
Серии буржуйских микросхем	74	74LS 74ALS	CD40 H 4000	74AC 74 HC	MC10 F100
Задержка распространения, нС	10…30	4…20	15…50	3,5. .5	0,5…2
Макс. частота, МГц	15	50..70	1…5	50…150	300…500
Напряжение питания, В	5 ±0,5	5 ±0,5	3…15	2…6	-5,2 ±0,5
Потребляемый ток (без нагрузки), мА	20	4…40	0,002…0,1	0,002…0,1	0,4
Уровень лог.0, В	0,4	0,5	< 0,1	< 0,1	-1,65
Уровень лог. 1, В	2,4	2,7	~ U пит	~ U пит	-0,96
Макс. выходной ток, мА	16	20	0,5	75	40

Наиболее распространены на сегодняшний день следующие серии (и их импортные аналоги):

• ТТЛШ – К555, К1533
• КМОП – КР561, КР1554, КР1564
• ЭСЛ – К1500

Цифровые схемы рекомендуется строить, используя микросхемы только одного типа логики. Это связано именно с различиями в логических уровнях цифровых сигналов.

Тип логики выбирают, в основном, исходя из следующих соображений:

— скорость (рабочая частота)
— энергопотребление
— стоимость

Но бывают такие ситуации, что одним типом никак не обойтись. Например, один блок должен иметь низкое энергопотребление, а другой – высокую скорость. Низким потреблением обладают микросхемы технологии КМОП. Высокая скорость – у ЭСЛ.

В этом случае понадобятся ставить преобразователи уровней.

Правда, некоторые типы нормально стыкуются и без преобразователей. Например, сигнал с выхода КМОП-микросхемы можно подать на вход микросхемы ТТЛ (при учете, что их напряжения питания одинаковы). Однако, в обратную сторону, т.е., от ТТЛ к КМОП пускать сигнал не рекомендуется.

Микросхемы выпускаются в различных корпусах. Наиболее распространены следующие виды корпусов:

DIP
(Dual Inline Package )

Обычный «тараканчик». Ножки просовываем в дырки на плате – и запаиваем.

Ножек в корпусе может быть 8, 14, 16, 20, 24, 28, 32, 40, 48 или 56.

Расстояние между выводами (шаг) – 2,5 мм (отечественный стандарт) или 2,54 мм (у буржуев).

Ширина выводов около 0,5 мм

Нумерация выводов – на рисунке (вид сверху). Чтобы определить нахождение первой ножки, нужно найти на корпусе «ключик».

SOIC
(Small Outline Integral Circuit)

Планарная микросхема – то есть ножки припаиваются с той же стороны платы, где находится корпус. При этом, микросхема лежит брюхом на плате.

Количество ножек и их нумерация – такие же как у DIP .

Шаг выводов – 1,25 мм (отечественный) или 1,27 мм (буржуазный).

Ширина выводов – 0,33…0,51

PLCC
(Plastic J-leaded Chip Carrier)

Квадратный (реже — прямоугольный) корпус. Ножки расположены по всем четырем сторонам, и имеют J -образную форму (концы ножек загнуты под брюшко).

Микросхемы либо запаиваются непосредственно на плату (планарно), либо вставляются в панельку. Последнее – предпочтительней.

Количество ножек – 20, 28, 32, 44, 52, 68, 84.

Шаг ножек – 1,27 мм

Ширина выводов – 0,66…0,82

Нумерация выводов – первая ножка возле ключа, увеличение номера против часовой стрелки:

TQFP
(Thin Quad Flat Package)

Нечто среднее между SOIC и PLCC .

Квадратный корпус толщиной около 1мм, выводы расположены по всем сторонам.

Количество ножек – от 32 до 144.

Шаг – 0,8 мм

Ширина вывода – 0,3…0,45 мм

Нумерация – от скошенного угла (верхний левый) против часовой стрелки.

Вот так, в общих чертах, обстоят дела с корпусами. Надеюсь теперь вам станет немножко легче ориентироваться в бесчисленном множестве современных микросхем, и вас не будет вгонять в ступор фраза продавца типа: «эта микросхема есть только в корпусе пэ эл си си»…

<<—Вспомним пройденное—-Поехали дальше—>>

Руководство по выбору микросхем логики | hardware

Часто бывает необходимо подобрать серию микросхем логики под определенные требования — энергопотребление, предельная рабочая частота, уровни напряжений логики и питания, нагрузочная способность и т. д. Так же проблемой бывает подобрать отечественный аналог для импортной микросхемы, и наоборот. В этой статье сделана попытка предоставить такую информацию. Параметры серий обобщенно закодированы в названиях серий: HCT, ALS, F, LVC и т. п. Для начала давайте разберемся, что обозначают буквы, составляющие название серий. К сожалению, это общие обозначения, смысл букв иногда может меняться, потому что многие серии являются одновременно и торговыми марками производителей микросхем. A — advanced, т. е. улучшенный, продвинутый. Показывает, что эта серия основана на базовой, с улучшением каких-то параметров (обычно это скорость работы и уменьшение энергопотребления). B технология BiCMOS или Bipolar. C — CMOS, технология микросхем с очень низким статическим потреблением энергии. E — технология ECL. F — Fast, высокоскоростные микросхемы. H — High Speed, означает микросхемы повышенной скорости по сравнению с обычными. LV — low voltage, означает низкое напряжение питания. S — Schottky, ТТЛ-логика с ускорением на основе применения диодов Шоттки. T — TTL, микросхемы совместимые по уровням с TTL логикой. Примеры: AC — семейство Advanced CMOS. ACT — семейство Advanced CMOS, совместимое по уровню с TTL. LVC — семейство Low Voltage CMOS. HC — семейство High Speed CMOS. С помощью таблицы быстрого выбора, размещенной ниже выберите самый важный для Вас параметр — скорость переключения, минимальное потребление, нагрузочная способность, устойчивость к помехам — и определите, какое семейство больше подходит. Затем с помощью дополнительной справочной информации уточните Ваш выбор. Таблица 1. Быстрый выбор серии микросхем (основные характеристики серий). Технология High Speed Low Noise Low Static Power High Drive Low Voltage Board Space Voltage Translation BiCMOS 5V   ABT     ABT       BiCMOS 3V   LVT     LVT LVT     CMOS 5V   FACT FACT QS FACT     TinyLogic HS/HST LVX   TinyLogic UHS HC/HCT FACT QS             TinyLogic HS/HST HC/HCT             VHC/VHCT TinyLogic HS/HST/UHS               VHC/VHCT         CMOS 1. 2-3V   LCX LVX LCX   ALVC LCX DQFN FXL   TinyLogic UHS TinyLogic HS LVX   LCX TinyLogic UHS/ULP/ULPA VCX   TinyLogic ULP-A TinyLogic ULP VCX   LVX VCX DQFN         TinyLogic HS/UHS   TinyLogic ULP           TinyLogic ULP   VCX     Bipolar   FASTr ALS   FASTr           FAST           ECL   100 EL/LVEL Series ECL               300 Series ECL             Обозначения: High Speed высокая скорость. Low Noise низкий шум. Low Static Power низкое статическое потребление тока. High Drive высокая нагрузочная способность по выходу. Low Voltage низкое напряжение питания. Board Space пространство на плате (типы корпусов). Voltage Translation наличие микросхем буферов с преобразованием уровня. TinyLogic марка FAIRCHILD Semiconductor. Рис. 1. Эволюция развития серий микросхем логики. Таблица 2. Общее описание возможностей различных серий. Серия Описание BiCMOS ABT • Высокая скорость, высокая нагрузочная способность по выходу, работа в условиях низкого шума. Серия предназначена для самой лучшей производительности. LVT • Высокая скорость, высокая нагрузочная способность для приложений с питанием 3.3V. CMOS CD4K • Стандартная КМОП-логика с поддержкой высокого напряжения питания, предназначенная для работы в условиях высокого уровня помех. ALVC(1,4) • Альтернатива для VCX. LCX(1,4) • 5V-толерантные входы и выходы. • Идеально подходит для 3.3V приложений, где требуется баланс компромисса между нагрузочной способностью, высокой скоростью и низким уровнем шума. LVX(1) • 5V-толерантные входы, позволяющие подключить 5V CMOS к системам с питанием 3.3V. Включает специализированные, двухуровневые трансляторы и устройства переключения шины. VCX(1,4) • Высокоскоростная серия КМОП, позволяющая взаимодействовать системам 3. 3V и 2.5V, с 3.6V-толерантными входами и выходами. FACT™ AC/ACT • ACMOS семейство широкого профиля применения. FACT Quiet Series™ ACQ/ACTQ • Расширение семейства, специально разработанное для приложений, чувствительных к уровню шума. Проприетарная схемотехника гарантирует низкий уровень EMI, генерируемый микросхемами. Преобразователи уровня FXL • Двойное напряжение питания для преобразования уровней от 1.2V до 3.6V. • Передача сигнала в двух направлениях, конфигуриуемая двунаправленность, или передача данных в одном направлении. HC/HCT(4) • Микросхемы КМОП с низким генерируемым шумом и уровнем EMI, доступные в широком диапазоне рабочих скоростей. • Не рекомендуется для использования в новых разработках. HS(2) • Логика общего назначения с вентилями с одним, двумя и тремя входами. HST(2) • TTL-совместимая, с вентилями с одним, двумя и тремя входами. UHS(2) • Высокопроизводительная логика с одним и двумя входами, допускающая 5V-перенапряжение по входам и выходам. ULP/ULP-A(2) • Логика с одним, двумя и тремя входами, обладающая чрезвычайно низким потреблением тока, работающая от малых напряжений. VHC/VHCT(4) • Решение миграции для пользователей HCMOS, когда требуется больше скорость при сохранении низкого потребления, низкой генерации шума, в приложениях, где не требуется высокая нагрузочная способность по выходу. • Предоставляется в очень маленьких корпусах. 74C • Логика CMOS с высоким напряжением питания, для работы в условиях высоких помех. Bipolar ALS • Низкий выходной шум и малое потребление энергии, улучшенное семейство логики TTL. AS • Семейство TTL с высокой скоростью и высокой нагрузочной способностью. • Не рекомендуется для новых разработок. FAST®(3) • Оптимальное соотношение между скоростью и потреблением тока для семейств Advanced Schottky TTL. FASTr™(3) • Самая быстрая доступная логика TTL. • Улучшенная по дизайну и скорости версия FAST. ECL Серии F100K • ECL с малым потреблением мощности, и отличным соотношением цена/производительность. • Совместимая по цоколевке с сериями F100K 100. Серии 100EL/LVEL • Рабочая частота от 1.0 до 2.0 ГГц. • Продвигается как замена для EcLINPS™(5). Примечания: (1) CROSSVOLT™, марка FAIRCHILD Semiconductor. (2) TinyLogic®, марка FAIRCHILD Semiconductor. (3) FAST, FASTr марки FAIRCHILD Semiconductor. (4) См. TinyLogic HS, UHS и ULP-A для 1- и 2-разрядных семейств с подобной производительностью для серий AVLC, LCX, VCX, HC и VHC. (5) Торговая марка ON Semiconductor. Параметр задержки распространения сигнала вместе с временем нарастания и спада на выходе определяют максимальную рабочую частоту серии. Таблица 3. Величина задержки распространения сигнала(1). Примечания: (1) Даны максимальные значения из даташита на указанные модели микросхем. (2) Емкость нагрузки выхода CLOAD = 30 пФ. Таблица 4. Время нарастания и спада уровня(1). Примечания: (1) Даны значения для логики ‘244, емкость нагрузки CLOAD = 50 пФ, сопротивление нагрузки RL = 500 Ω. (2) Емкость нагрузки выхода CLOAD = 30 пФ. Таблица 5. Уровень генерируемого шума(1). VOLP уровень положительного выброса, VOLV уровень отрицательного выброса. Примечания: (1) Даны значения для логики ‘244, емкость нагрузки CLOAD = 50 пФ, сопротивление нагрузки RL = 500 Ω, типовые значения сопротивлений для 4.5V, переключение семи выходов, минимальный наклон перепадов на входе. (2) Емкость нагрузки выхода CLOAD = 30 пФ. (3) Без превышения уровня верхних и нижних выбросов, наблюдаемых на осциллографе. Таблица 6. Динамическое потребление тока (мА)(1). Серия 1 МГц 10 МГц 35 МГц 70 МГц 90 МГц BiCMOS ABT 19. 7 43.8 115.9 266.0 303.3 LVT (8) 11.0 29.3 75.8 133.4 170.2 LVT (16) 12.5 90.1 246.2 494.3 580.1 CMOS ALVC 9.9 61.9 146.8 253.7 312.7 LCX (8) 2.2 20.9 64.8 146.6 163.1 LCX (16) 6.7 61.9 160.0 294.4 375.1 LVX 2.0 19.4 64. 0 100.1 106.3 VCX (16) 9.9 61.9 146.8 253.7 312.7 FACT AC 3.9 38.9 105.5 352.8 404.2 FACT Quiet Series™ ACQ 5.4 52.3 139.5 206.0 218.5 HC 3.8 37.9 132.0 181.5 — VHC 3.1 30.8 103.0 180.7 192.1 Bipolar ALS 14.1 41.0 126.7 240.2 393.8 FAST 42. 9 69.4 136.6 221.1 246.8 FASTr 38.6 58.0 94.5 198.2 232.4 Примечание (1): даны значения для логики ‘244, емкость нагрузки CLOAD = 50 пФ. Все значения представляют типовые параметры. Рис. 2. Различные серии микросхем преобразователей уровней. Примечания: † Устройства с автоматическим определением направления передачи данных не требуют для этого специальных выводов управления. * FXM2IC102 совместимы с интерфейсом I2C, имеют конфигурацию с открытым стоком. ** FXL2SD106 это транслятор сигналов карты SD, с сигналами бит данных и сигналами управления. Таблица 7. Сравнение параметров семейств. Серия Напряжение питания** (номинальное VCC, V) Совместимость по входу‡ (VIL/VIH) Выхо䇇 (VOL/VOH) Входной ток† (IIL/IIH) Выходной тоꆆ (IOL/IOH) Потребляемый ток† (ICC) Скорость† (tPD, нс) BiCMOS ABT 5 TTL TTL –5μA/5μA –32mA /64mA 30mA 3. 6 LVT (8) 3.3 TTL, CMOS TTL, CMOS –5μA/1μA –32mA /64mA 5mA 3.5 LVT (16) 3.3 TTL, CMOS TTL, CMOS –5μA/1μA –32mA /64mA 5mA 3.5 CMOS CD4K°° 3 .. 15 CMOS TTL, CMOS 10pA –1.25mA /8mA 3μA 40.0 ALVC 1.8/2.5/3.3 TTL, CMOS TTL, CMOS –5μA/5μA –24μA /24μA 20μA 3.0 LCX (8) 2.5/3.3 TTL, CMOS TTL, CMOS –5μA/5μA –24mA /24mA 10μA 6. 5 LCX (16) 2.5/3.3 TTL, CMOS TTL, CMOS –5μA/5μA –24mA /24mA 20μA 4.5 LVX (8) 3.3 TTL,CMOS TTL,CMOS –1μA/1μA –4mA /4mA 40μA 12.0 VCX∞∞ 1.2/1.5 /1.8/2.5 /3.3 TTL, CMOS TTL, CMOS –5μA/5μA –24mA /24mA 20μA 2.5/3.2 FACT AC 3.3/5 CMOS TTL, CMOS –1μA/1μA –24mA /24mA 80μA 7.5 FACT ACT 5 TTL, CMOS TTL, CMOS –1μA/1μA –24mA /24mA 80μA 10. 0 FACT Quiet Series ACQ 3.3/5 CMOS TTL, CMOS –1μA/1μA –24mA /24mA 80μA 6.5 FACT Quiet Series ACTQ 5 TTL, CMOS TTL, CMOS –1μA/1μA –24mA /24mA 80μA 7.0 HC 2/4.5/6 CMOS TTL, CMOS –1μA/1μA –6mA /6mA 80μA 25.0 HCT 5 TTL, CMOS TTL, CMOS –1μA/1μA –6mA /6mA 80μA 25.0 HS∞ 2.0/3.0 /4.5/6 CMOS TTL, CMOS –1μA/1μA –2.6mA /2.6mA 10μA 21. 0 HST∞ 4.5/5/5.5 TTL, CMOS TTL, CMOS –1μA/1μA –2.0mA /2.0mA 10μA 30.0 UHS∞ 1.65/2.5 /3.3/5 CMOS TTL, CMOS –10μA /10μA –32mA /32mA 20μA 4.5 ULP∞ 0.9/1.2/1.5 /1.8/2.5/3.3 CMOS TTL, CMOS –1μA/1μA –2.6μA /2.6μA 5μA 7.0 ULP-A∞ 0.9/1.2/1.5 /1.8/2.5/3.3 CMOS TTL, CMOS –1μA/1μA –24μA /24μA 5μA 3.0 VHC 3.3/5 CMOS TTL, CMOS –1μA/1μA –8mA /8mA 40μA 8. 5 VHCT 5 TTL, CMOS TTL, CMOS –1μA/1μA –8mA /8mA 40μA 9.5 74C 3 .. 15 CMOS TTL, CMOS –1μA/1μA –14mA /12mA 300μA 70.0 Bipolar AS 5 TTL TTL –1.0mA /20μA –15mA /64mA 90mA 6.2 ALS 5 TTL TTL –0.1mA /20μA –15mA /24mA 27mA 10.0 FAST 5 TTL TTL –150μA /5μA –15mA /64mA 75mA 3. 9 FASTr 5 TTL TTL –1.6mA /5μA –15mA /64mA 90mA 6.5 LS 5 TTL TTL –200μA /20μA –15mA /24mA 54mA 18.0 S 5 TTL TTL –200μA /20μA –15mA /64mA 120μA 9.0 TTL° 5 TTL TTL –1.6μA /40μA –250mA /40mA 41mA 30.0 ECL 100 EVL –5.5 .. –4.2 ECL ECL 0.5μA /150μA –1.8, 50Ω –36mA 0. 385 100 LVEL –3.0 .. –3.8 ECL ECL 0.5μA /150μA –1.8, 50Ω –30mA 0.435 Серия 300 –5.7 .. –4.2 ECL ECL 0.5μA /240μA –1.8, 50Ω –65mA 1.55 Примечания: * Для примеров применялась логика функции ’244, если не указано нечто другое. ** Кроме ECL и HC. ‡ Входные уровни, распознаваемые устройством. ‡‡ Входные уровни устройства, которыми оно может управлять. † Максимальный параметр на максимальном указанном VCC. †† На максимальном указнанном VCC. ° Для параеметров использовалась логика 7407. °° Для параметров использовалась логика CD4010. ∞ Для данных использовалась функция вентиля NAND, И-НЕ (00). ∞∞ CLOAD = 30 пФ. Ниже приведена сравнительная таблица размеров и параметров корпусов различного типа. Примечание (1): в скобках приведены коды корпусов компании FAIRCHILD Semiconductor. [Ссылки] 1. Logic Selection Guide site:fairchildsemi.com. 2. Logic Guide — Texas Instruments site:ti.com. 3. 180715Logic-Selection-Guide.zip. 4. Таблица соответствия отечественных микросхем серий TTL импортным микросхемам 74-й серии. 5. Таблицы соответствия микросхем 561 и 1561 серий импортным микросхемам 4000 серии.

Таблицы соответствия микросхем 561 и 1561 серий импортным микросхемам 4000 серии | others

Информация из журнала «Радиокомпоненты», №1 2003 год. Таблица по возрастанию номеров 4000 серии 4000 серия ГОСТ 4000 серия ГОСТ 4000 серия ГОСТ 4000 cерия ГОСТ 4000 серия ГОСТ 4000 ЛП4 4020 ИЕ16 4044 нет 4075 нет 40109 ПУ6 4001 ЛЕ5 4021 нет 4046 ГГ1 4076 ИР14 40161 ИЕ21 4002 ЛЕ6 4022 ИЕ9 4049 ЛН2 4077 нет 40194 ИР15 4003 ТМ1 4023 ЛА9 4050 ПУ4 4078 нет 4502 ЛН1 4006 ИР10 4024 нет 4051 КП2 4081 ЛИ2 4512 КП3 4007 ЛП1 4025 ЛЕ10 4052 КП1 4082 нет 4516 ИЕ11 4008 ИМ1 4026 нет 4053 КП5 4085 нет 4519 КП4 4009 ПУ2 4027 ТВ1 4054 УМ1 4086 нет 4520 ИЕ10 4010 ПУ3 4028 ИД1 4055 ИД4 4089 нет 4093 ТЛ1 4011 ЛА7 4029 ИЕ14 4056 ИД6 4094 ПР1 4541 нет 4012 ЛА8 4030 ЛП2 4059 ИЕ15 4096 нет 4554 ИП5 4013 ТМ2 4031 ИР4 4061 РУ2 4097 нет 4555 ИД6 4014 нет 4034 ИР6 4066 КТ3 4098 АГ1 4556 ИД7 4015 ИР2 4035 ИР9 4069 ПУ7 4099 нет 4580 ИР12 4016 КТ1 4038 нет 4070 ЛП14 40101 ИП6 4581 ИП3 4017 ИЕ8 4040 ИЕ20 4071 нет 40106 ТЛ2 4582 ИП4 4018 ИЕ19 4042 ТМ3 4072 нет 4531 СА1 4584 нет 4019 ЛС2 4043 ТР2 4073 нет 40107 ЛА10 4585 ИП2 Таблица по обозначениям ГОСТ ГОСТ 4000 серия ГОСТ 4000 серия ГОСТ 4000 серия ГОСТ 4000 серия АГ1 4098 ИП2 4585 КТ1 4016 ПУ2 4009 ГГ1 4046 ИП3 4581 КТ3 4066 ПУ3 4010 ИД1 4028 ИП4 4582 ЛА10 40107 ПУ4 4050 ИД4 4055 ИП5 4554 ЛА7 4011 ПУ6 40109 ИД6 4056 ИП6 40101 ЛА8 4012 ПУ7 4069 ИД6 4555 ИР10 4006 ЛА9 4023 РУ2 4061 ИД7 4556 ИР12 4580 ЛЕ10 4025 СА1 4531 ИЕ10 4520 ИР14 4076 ЛЕ5 4001 ТВ1 4027 ИЕ11 4516 ИР15 40194 ЛЕ6 4002 ТЛ1 4093 ИЕ14 4029 ИР2 4015 ЛИ2 4081 ТЛ2 40106 ИЕ15 4059 ИР4 4031 ЛН1 4502 ТМ1 4003 ИЕ16 4020 ИР6 4034 ЛН2 4049 ТМ2 4013 ИЕ19 4018 ИР9 4035 ЛП1 4007 ТМ3 4042 ИЕ20 4040 КП1 4052 ЛП14 4070 ТР2 4043 ИЕ21 40161 КП2 4051 ЛП2 4030 УМ1 4054 ИЕ8 4017 КП3 4512 ЛП4 4000     ИЕ9 4022 КП4 4519 ЛС2 4019     ИМ1 4008 КП5 4053 ПР1 4094     Таблица соответствия отечественных микросхем серий TTL импортным микросхемам 74-й серии 74 серия S   LS AS F ALS AC ACT HC ГОСТ 131 155 555 1530 1531 1533 1554 1594 1564 Таблица по возрастанию номеров 74-й серии 74 серия  ГОСТ 74 серия  ГОСТ 74 серия  ГОСТ 74 серия  ГОСТ 74 серия  ГОСТ 74 серия  ГОСТ 74 серия  ГОСТ 74 серия  ГОСТ 0 ЛА3 12 ЛА10 16 ЛН5 196 ИЕ14 273 ИР35 379 ТМ10 533 ИР40 76 ТК3 01 ЛА8 121 АГ1 160 ИЕ9 197 ИЕ15 279 ТР2 38 ЛА13 534 ИР41 77 ТМ5 02 ЛЕ1 123 АГ3 161 ИЕ10 198 ИР13 28 ЛЕ5 381 ИК2 537 ИД22 78 ТВ14 03 ЛА9 124 ГГ1 162 ИЕ11 20 ЛА1 280 ИП5 384 ИП9 54 ЛР13 80 ИМ1 04 ЛН1 125 ЛП8 163 ИЕ18 21 ЛИ6 281 ИК4 385 ИМ7 540 АП12 804 ЛА20 05 ЛН2 126 ЛП14 164 ИР8 214 РУ6 283 ИМ6 390 ИЕ20 541 АП13 805 ЛЕ8 06 ЛН3 128 ЛЕ6 165 ИР9 216 АП2 289 РУ9 393 ИЕ19 55 ЛР4 808 ЛИ7 07 ЛП9 13 ТЛ1 166 ИР10 22 ЛА7 292 ПЦ1 395 ИР25 573 ИР33 81 РУ1 08 ЛИ1 132 ТЛ3 168 ИЕ16 221 АГ4 295 ИР16 396 ИР43 574 ИР37 82 ИМ2 09 ЛИ2 134 ЛА19 169 ИЕ17 224 РУ12 298 КП13 399 КП20 593 ИЕ21 83 ИМ3 10 ЛА4 136 ЛП12 17 ЛП4 225 РУ10 299 ИР24 40 ЛА6 60 ЛД1 832 ЛЛ3 100 ТК7 138 ИД7 170 ИР32 23 ЛЕ2 30 ЛА2 4002 ЛЕ9 620 АП25 84 РУ3 1000 ЛА21 139 ИД14 172 РП3 238 ИД19 301 РУ6 4006 ИР47 623 АП26 85 СП1 1002 ЛЕ10 14 ТЛ2 173 ИР15 240 АП3 32 ЛЛ1 4015 ИР46 624 ГГ6 86 ЛП5 1003 ЛА23 140 ЛА16 174 ТМ9 241 АП4 322 ИР28 4035 ИР51 626 ГГ2 873 ИР34 1004 ЛН8 141 ИД1 175 ТМ8 242 ИП6 323 ИР29 42 ИД6 630 ВЖ1 874 ИР38 1005 ЛН10 145 ИД10 180 ИП2 243 ИП7 33 ЛЕ11 45 ИД24 64 ЛР9 881 ИП14 1008 ЛИ8 147 ИВ3 181 ИП3 244 АП5 34 ЛИ9 450 ЛП7 640 АП9 882 ИП16 1010 ЛА24 148 ИВ1 182 ИП4 245 АП6 348 ИВ2 451 ЛИ5 641 АП7 89 РУ2 1011 ЛИ10 15 ЛИ4 183 ИМ5 247 ИД18 350 ИР42 4511 ИД23 643 АП16 90 ИЕ2 1020 ЛА22 150 КП1 184 ПР6 25 ЛЕ3 352 КП19 452 ЛА18 645 АП8 91 ИР2 1032 ЛЛ4 151 КП7 185 ПР7 251 КП15 353 КП17 4520 ИЕ23 646 ВА1 92 ИЕ4 1034 ЛП16 152 КП5 187 РЕ2 253 КП12 365 ЛП10 453 ЛЛ2 648 ВА2 93 ИЕ5 1035 ЛП17 153 КП2 189 РУ8 257 КП11 366 ЛН6 465 АП14 65 ЛР10 95 ИР1 107 ТВ6 154 ИД3 190 ИЕ12 258 КП14 367 ЛП11 466 АП15 651 АП17 97 ИЕ8 109 ТВ15 155 ИД4 191 ИЕ13 259 ИР30 368 ЛН7 482 ВГ1 652 АП24 98 ИР5 11 ЛИ3 156 ИД5 192 ИЕ6 26 ЛА11 37 ЛА12 49 ПП4 670 ИР26     112 ТВ9 157 КП16 193 ИЕ7 260 ЛЕ7 373 ИР22 50 ЛР1 72 ТВ1     113 ТВ10 158 КП18 194 ИР11 261 ИП8 374 ИР23 51 ЛР11 74 ТМ2     114 ТВ11 159 ИД19 195 ИР12 27 ЛЕ4 377 ИР27 53 ЛР3 75 ТМ7     Таблица обозначений ГОСТ (в алфавитном порядке) ГОСТ 74 серия ГОСТ 74 серия ГОСТ 74 серия ГОСТ 74 серия ГОСТ 74 серия ГОСТ 74 серия ГОСТ 74 серия ГОСТ 74 серия АГ1 121 ИД1 141 ИЕ6 192 ИР22 373 КП15 251 ЛЕ1 02 ЛН6 366 РУ2 89 АГ3 123 ИД10 145 ИЕ7 193 ИР23 374 КП16 157 ЛЕ10 1002 ЛН7 368 РУ3 84 АГ4 221 ИД14 139 ИЕ8 97 ИР24 299 КП17 353 ЛЕ11 33 ЛН8 1004 РУ6 214 АП12 540 ИД18 247 ИЕ9 160 ИР25 395 КП18 158 ЛЕ2 23 ЛП10 365 РУ6 301 АП13 541 ИД19 159 ИК2 381 ИР26 670 КП19 352 ЛЕ3 25 ЛП11 367 РУ8 189 АП14 465 ИД19 238 ИК4 281 ИР27 377 КП2 153 ЛЕ4 27 ЛП12 136 РУ9 289 АП15 466 ИД22 537 ИМ1 80 ИР28 322 КП20 399 ЛЕ5 28 ЛП14 126 СП1 85 АП16 643 ИД23 4511 ИМ2 82 ИР29 323 КП5 152 ЛЕ6 128 ЛП16 1034 ТВ1 72 АП17 651 ИД24 45 ИМ3 83 ИР30 259 КП7 151 ЛЕ7 260 ЛП17 1035 ТВ10 113 АП2 216 ИД3 154 ИМ5 183 ИР32 170 ЛА1 20 ЛЕ8 805 ЛП4 17 ТВ11 114 АП24 652 ИД4 155 ИМ6 283 ИР33 573 ЛА10 12 ЛЕ9 4002 ЛП5 86 ТВ14 78 АП25 620 ИД5 156 ИМ7 385 ИР34 873 ЛА11 26 ЛИ1 08 ЛП7 450 ТВ15 109 АП26 623 ИД6 42 ИП14 881 ИР35 273 ЛА12 37 ЛИ10 1011 ЛП8 125 ТВ6 107 АП3 240 ИД7 138 ИП16 882 ИР37 574 ЛА13 38 ЛИ2 09 ЛП9 07 ТВ9 112 АП4 241 ИЕ10 161 ИП2 180 ИР38 874 ЛА16 140 ЛИ3 11 ЛР1 50 ТК3 76 АП5 244 ИЕ11 162 ИП3 181 ИР40 533 ЛА18 452 ЛИ4 15 ЛР10 65 ТК7 100 АП6 245 ИЕ12 190 ИП4 182 ИР41 534 ЛА19 134 ЛИ5 451 ЛР11 51 ТЛ1 13 АП7 641 ИЕ13 191 ИП5 280 ИР42 350 ЛА2 30 ЛИ6 21 ЛР13 54 ТЛ2 14 АП8 645 ИЕ14 196 ИП6 242 ИР43 396 ЛА20 804 ЛИ7 808 ЛР3 53 ТЛ3 132 АП9 640 ИЕ15 197 ИП7 243 ИР46 4015 ЛА21 1000 ЛИ8 1008 ЛР4 55 ТМ10 379 ВА1 646 ИЕ16 168 ИП8 261 ИР47 4006 ЛА22 1020 ЛИ9 34 ЛР9 64 ТМ2 74 ВА2 648 ИЕ17 169 ИП9 384 ИР5 98 ЛА23 1003 ЛЛ1 32 ПП4 49 ТМ5 77 ВГ1 482 ИЕ18 163 ИР1 95 ИР51 4035 ЛА24 1010 ЛЛ2 453 ПР6 184 ТМ7 75 ВЖ1 630 ИЕ19 393 ИР10 166 ИР8 164 ЛА3 00 ЛЛ3 832 ПР7 185 ТМ8 175 ГГ1 124 ИЕ2 90 ИР11 194 ИР9 165 ЛА4 10 ЛЛ4 1032 ПЦ1 292 ТМ9 174 ГГ2 626 ИЕ20 390 ИР12 195 КП1 150 ЛА6 40 ЛН1 04 РЕ2 187 ТР2 279 ГГ6 624 ИЕ21 593 ИР13 198 КП11 257 ЛА7 22 ЛН10 1005 РП3 172     ИВ1 148 ИЕ23 4520 ИР15 173 КП12 253 ЛА8 01 ЛН2 05 РУ1 81     ИВ2 348 ИЕ4 92 ИР16 295 КП13 298 ЛА9 03 ЛН3 06 РУ10 225     ИВ3 147 ИЕ5 93 ИР2 91 КП14 258 ЛД1 60 ЛН5 16 РУ12 224     [Семейства микросхем логики] При проектировании электронных и логических схем под семейством микросхем логики понимают цифровые интегральные микросхемы (которые представляют отдельные логические элементы или их набор), разделенные на группы по каким-то критериям, например по технологии изготовления, быстродействию, энергопотреблению, значению логических уровней. В пределах одного семейства цифровые микросхемы гарантированно совместимы по напряжению питания, уровню логических сигналов, и имеют аналогичные параметры по быстродействию. Семейство обычно представлено в названии микросхемы логики в виде цифрового префикса (например 74) и буквенного корня (например LVC), а суффикс обозначает тип микросхемы логики (т. е. её функцию, например 125). Семейства микросхем, которые произошли от логических схем, используемых в ранних компьютерах (RTL, DTL и ECL), поначалу были реализованы а основе отдельных компонентов. Один из примеров — семейство логических блоков Philips NORbits. Семейства логики PMOS и I2L использовались относительно недолго, главным образом в системах специального назначения, и сейчас считаются устаревшими. Например, ранние цифровые часы или электронные калькуляторы могли использовать устройства PMOS. Микропроцессоры F14 CADC, Intel 4004, Intel 4040, и Intel 8008, а также их поддерживающая логика использовали PMOS. Из всех семейств логики сегодня все еще широко используются только семейства ECL, TTL, NMOS, CMOS и BiCMOS. ECL используются для самых быстрых приложений из-за своей высокой цены и большого энергопотребления, логика NMOS используется в основном для схем VLSI (таких как CPU и микросхемы памяти). Традиционные микросхемы логики основаны в настоящее время на семействах ECL, TTL, CMOS и BiCMOS. Диодная логика использовалась совместно с радиолампами в ранних компьютерах 1940-х годов, включая ENIAC. Диодно-транзисторная логика (DTL) в компьютере IBM 608, который был первым компьютером, выполненным полностью на основе транзисторов. Ранние транзисторные компьютеры строились на основе отдельных транзисторов, резисторов, диодов и конденсаторов. Первое семейство микросхем диодно-транзисторной логики было представлено компанией Signetics в 1962 году. Микросхемы DTL делали также Fairchild и Westinghouse. Семейство диодной и диодно-транзисторной логики было разработано компанией Texas Instruments для компьютера D-37C Minuteman II Guidance Computer в 1962 году, но эти микросхемы не были доступны широкой публике. Вариант DTL, называемый «high-threshold logic» (логика с высоким пороговым уровнем), применял диоды Зенера (стабилитроны) для создания большой разницы между уровнями лог. 1 и лог. 0. Эти устройства обычно использовали напряжение питания от 15 вольт и выше, и применялись в промышленных устройствах управления, где большая разница в логических уровнях была нужна для снижения чувствительности к помехам.[1] Подробнее см. статью в Википедии Diode–transistor logic. Первое семейство транзисторно-транзисторной логики было представлено компанией Sylvania как семейство Sylvania Universal High–Level Logic (SUHL) в 1963 году. В 1964 году компания Texas Instruments представила серию 5400 TTL. Транзисторно-транзистроная логика использует биполярные транзисторы для формирования интегральных микросхем. TTL со временем потерпела большие эволюционные изменения, старые версии заменялись новыми типами микросхем. Поскольку транзисторы в стандартном логическом элементе TTL работали как насыщаемые ключи, время рассасывания носителя заряда на каждом логическом соединении ограничивало переключательную скорость устройства. Модификации базового дизайна TTL были предназначены для уменьшения этого эффекта и увеличения скорости работы, уменьшения энергопотребления. Немецкий физик Walter H. Schottky открыл эффект, названный его именем (эффект Шоттки), который привел к появлению диода Шоттки и транзисторов Шоттки. У транзисторов Шоттки намного больше скорость переключения, чем у простых транзисторов, потому что переход Шоттки не способствует хранению большого заряда; это позволяет делать логические элементы, которые переключаются быстрее. Логические элементы, построенные на транзисторах Шоттки, потребляют больше мощности, чем обычные TTL, и при этом переключаются быстрее. Low-power Schottky (LS, маломощные элементы Шоттки) имеют встроенные резисторы, которые уменьшают потребляемую мощность, при этом увеличивая скорость работы по сравнению с оригинальной версией. Представленные Advanced Low-power Schottky (ALS) еще больше увеличили скорость и снизили энергопотребление. Было также разработано самое быстрое семейство Шоттки, называемое Fast Schottky (F), оно работает быстрее, чем обычное семейство TTL Шоттки. Подробнее см. статью в Википедии Transistor–transistor logic. Логические элементы CMOS используют комплементарно соединенные полевые транзисторы с N-каналом и P-каналом. Поскольку первые устройства использовали металлизированные затворы, изолированные окислом (oxide-isolated metal gates), то технология получила название CMOS (complementary metal–oxide–semiconductor logic, комплементарная метал-оксидная полупроводниковая логика). В сравнении с TTL, CMOS в статическом состоянии (когда не переключается) почти не потребляет энергии (т. е. входы/затворы не перезаряжаются). Элемент CMOS не потребляет никакого тока, кроме как тока утечки, когда находится в стабильном состоянии лог. 1 или лог. 0. Когда элемент меняет свое логическое состояние, то он потребляет ток от источника питания, чтобы зарядит емкость входа (емкость затвора) от подключенного к нему выхода. Это означает, что энергопотребление устройств CMOS увеличивается, когда возрастает скорость переключения (это обычно зависит от тактовой частоты, на которой работает схема логики). Первое семейство микросхем логики CMOS было представлено компанией RCA в виде CD4000 COS/MOS, серия 4000, в 1968 году. Поначалу логика CMOS была медленнее, чем LS-TTL. Однако, поскольку пороги уровня логики CMOS пропорциональны напряжению питания (CMOS позволяет менять напряжение питания в больших пределах), устройства CMOS хорошо адаптировались в переносных системах с батарейным питанием, когда требовалась экономия в потреблении энергии. Элементы CMOS также могут хорошо работать с элементами TTL от разных напряжений питания, потому что у CMOS порог логического уровня (приблизительно) пропорционален напряжению питания (составляет его половину), и не требуются какие-то фиксированные уровни, как в биполярных схемах. Необходимая площадь для реализации цифровых функций CMOS быстро снижалась. Технология VLSI реализовывала миллионы базовых операций в одном чипе, используя почти исключительно только CMOS. Чрезвычайно малая емкость разводки на чипе привела к увеличению быстродействия на несколько порядков. Сейчас обычным делом является использование внутренней тактовой частоты чипа 4 ГГц, что примерно в 1000 раз быстрее технологий 1970 года. Снижение напряжения питания Микросхемы CMOS часто работают в широком диапазоне питающих напряжений, в отличие от микросхем других семейств. Ранние микросхемы TTL требовали напряжения питания 5V, однако ранние CMOS должны были использовать напряжения от 3 до 15V. Снижение напряжения питания уменьшает заряд, хранимый на любых емкостях, и соответственно снижает энергию, требуемую для переключения логики. Снижение потребления энергии уменьшает нагрев от рассеиваемой мощности. Энергия, сохраненная на емкости C при изменении напряжения на V вольт равна 1/2*C*V2. Если уменьшить напряжение питания с 5V до 3.3V, то мощность, затрачиваемая на переключение, то мощность затрат на переключение снизится почти на 60% (рассеиваемая мощность пропорциональна квадрату напряжения питания). Поэтому новые CPU понижали свои напряжения питания. HC-логика Поскольку серии CD4000 были несовместимы по параметрам быстродействия с предыдущими семействами TTL, появился новый стандарт, который объединил все лучшее, что есть в семействе TTL, с достоинствами семейства CD4000. Новая семейство устройств известно как 74HC (high-speed CMOS, высокоскоростная КМОП), оно использовало ту же самую цоколевку, что и семейство 74LS, однако внутри имело улучшенную версию технологии CMOS. Новая серия могла использоваться вместе с устройствами логики и на 3.3V (с логическими уровнями 3.3V), и на 5V (в которых использовались логические уровни TTL). Проблема совместимости логических уровней CMOS–TTL Для связи друг с другом любых двух семейств микросхем логики часто требует применения специальных техник наподобие дополнительных верхних нагрузочных резисторов (pull-up) или специальных схем согласования, поскольку разные семейства логики могут использовать отличающиеся уровни напряжений для представления состояний лог. 1 и лог. 0. Также разные семейства могут иметь разные требования к параметрам интерфейса (какой должен быть по электрическим параметрам вход, какой выход). Чаще всего бывает нужно согласовать друг с другом разные серии TTL и CMOS. Логические уровни TTL отличаются от уровней CMOS – обычно выходное напряжение уровня лог. 1 у TTL не возрастает достаточно высоко, чтобы соответствовать лог. 1 для входа CMOS при том же напряжении питания. Эта проблема была решена разработкой семейства 74HCT, которое использует технологию CMOS, но имеет входные логические сигналы с уровнями логики TTL. Эти устройства работают только от напряжения питания 5V. Серия HCT может заменить TTL, хотя HCT медленнее, чем оригинальный TTL (HC-логика имеет ту же скорость, что и оригинальный TTL). Другие семейства CMOS Другие разновидности микросхем CMOS включают cascode voltage switch logic (CVSL) и pass transistor logic (PTL) разных сортов. Обычно они используются в пределах кристалла чипа, и не поставляются как отдельные микросхемы среднего или малого уровня интеграции. Подробнее см. статью в Википедии CMOS. Одиим важным улучшением было скомбинировать входы CMOS и выходные драйверы TTL, что сформировало новый тип устройств логики, который назвали BiCMOS. Самыми важными разновидностями BiCMOS стали семейства логики LVT и ALVT. В семейство BiCMOS входит множенство разнвидностей, включая ABT logic, ALB logic, ALVT logic, BCT logic и LVT logic. Улучшенные версии В течение конкуренции на рынке семейств логики HC, HCT и LS-TTL стало ясно, что дальнейшее улучшение требует создания идеального логического устройства, которое объединило бы в себе высокую скорость, низкую рассеиваемую мощность, и еще и совместимость с другими семействами логики. В результате появился целый ряд новых семейств, основанный на использовании технологии CMOS. Вот краткий список самых важных представителей новых устройств: • LV logic (пониженное напряжение питания) • LVT logic (пониженное напряжение питания, с сохранением уровней логики TTL). • ALVT logic (‘advanced’, продвинутая версия LVT logic) Многие другие разновидности включают AC/ACT logic, AHC/AHCT logic, ALVC logic, AUC logic, AVC logic, CBT logic, CBTLV logic, FCT logic и LVC logic (LVCMOS). Подробнее см. статью в Википедии BiCMOS. [Сравнение друг с другом микросхем разных семейств логики] Показанные здесь микросхемы семейств логики используются для построения систем из отдельных функциональных блоков, таких как триггеры, счетчики и логические элементы, или иначе они используются как связующая логика («glue» logic) для взаимодействия с очень сложными интегрированными устройствами (чипсет, процессор, память). В таблице не показаны некоторые ранние темные семейства логики из ранних 1960-х, наподобие DCTL (direct-coupled transistor logic), которые не получили широкое распространение. Под задержкой распространения (Propagation delay) понимается время, затрачиваемое на прохождение сигнала с входа двухвходового элемента И-НЕ (two-input NAND gate) до его выхода. Скорость переключения (toggle speed) представляет самую высокую скорость, с какой может работать J-K триггер. Мощность на элемент приведена для отдельного 2-входового элемента И-НЕ; обычно энергопотребление микросхемы в пересчете на один логический элемент бывает больше. Указаны типичные значения, которые могут незначительно изменяться в зависимости условий применения, производителя, температуры и отдельного типа логического элемента. Год поставки (introduction year) — когда устройства семейства стали доступны в больших объемах для потребителей на рынке. Некоторые военные применения произошли раньше, чем стали доступны для гражданских целей. Семейство Краткое описание Время распр. сигнала (нс) Скорость перекл. (МГц) Мощность на элемент и 1 МГц (мВт) Типичное напр. питания, V (диапазон) Год поставки Примечания DTL Диодно-транзисторная логика 25   10 5 1962 Представлена компанией Signetics, линия Fairchild 930 стала стандартом для индустрии в 1964 г. ECL MECL I 8   31 -5.2 1962 Первая коммерческая интегральная микросхема. RTL Резисторно-транзисторная логика 500 4 10 3.3 1963 Первый CPU, построенный на интегральных микросхемах (Apollo Guidance Computer), использовал RTL. TTL L 33 3 1 5 (4.75-5.25) 1964 Низкое энергопотребление. TTL Оригинальная серия 10 25 10 5 (4.75-5.25) 1964 Начато производство многими фирмами. TTL H 6 43 22 5 (4.75-5.25) 1964 Высокая скорость. ECL ECL III 1 500 60 -5.2(-5.19 — -5.21) 1968 Улучшенная ECL. TTL S 3 100 19 5 (4.75-5.25) 1969 Высокоскоростная технология Шоттки. CMOS 4000B/74C 30 5 1.2 10V (3-18) 1970 Приблизительно вполовину меньшая скорость при напряжении питания 5V. ECL ECL 10K 2 125 25 -5.2(-5.19 — -5.21) 1971 Производитель Motorola. TTL ALS 4 50 1.3 5 (4.5-5.5) 1976 Продвинутая технология Шоттки с пониженным энергопотреблением. TTL LS 10 40 2 5 (4.75-5.25) 1976 Высокоскоростная Шоттки с малым потреблением. TTL F 3.5 100 5.4 5 (4.75-5.25) 1979 Быстрая серия. TTL AS 2 105 8 5 (4.5-5.5) 1980 Продвинутая технология Шоттки ECL ECL 100KH 1 250 25 -5.2(-4.9 — -5.5) 1981   ECL ECL 100K 0.75 350 40 -4.5(-4.2 — -5.2) 1981   CMOS HC/HCT 9 50 0.5 5 (2-6 or 4. 5-5.5) 1982 HCT, которая имеет логические уровни, совместимые с TTL. CMOS AC/ACT 3 125 0.5 3.3 or 5 (2-6 or 4.5-5.5) 1985 ACT имеет TTL-совместимые уровни. TTL G 1.5 1125 (1.125 GHz)   1.65 — 3.6 2004 Первая гигагерцовая серия 7400 логики. [Принципы работы чипа] Некоторые техники и принципы дизайна использовались главным образом для разработки больших интегральных схем (ASIC) и процессоров (CPU), в отличие от других, которые использовались для семейств логики, предназначенных для разработок из нескольких логических микросхем. Эти стили дизайна можно разделить на 2 основные категории: техники статики и техники тактируемой динамики. Каждая категория имеет свои достоинства и недостатки. Статическая логика • Pulsed static CMOS • Differential cascode voltage switch (DCVS) • Cascode non-threshold logic (CNTL) • Pass-gate/transmission-gate logic: pass transistor logic (PTL) • Complementary pass-gate logic (CPL) • Push–pull logic • Output prediction logic (OPL) • Cascode voltage switch logic (CVSL) Динамическая логика • four-phase logic • domino logic • Footless domino • NORA/zipper logic • Multiple-output domino • Compound domino • Dual-rail domino • Self-resetting domino • Sample-set differential logic • Limited-switch dynamic logic [Словарик] ASIC application-specific integrated circuit, интегральная схема специального назначения — интегральная схема, специализированная для решения конкретной задачи. В отличие от интегральных схем общего назначения, специализированные интегральные схемы применяются в конкретном устройстве и выполняют строго ограниченные функции, характерные только для данного устройства; вследствие этого выполнение функций происходит быстрее и, в конечном счёте, дешевле. Примером ASIC может являться микросхема, разработанная исключительно для управления мобильным телефоном, микросхемы аппаратного кодирования/декодирования аудио- и видео-сигналов (сигнальные процессоры). (Из Википедии.) CMOS Complementary metal–oxide–semiconductor logic. CPU Central Processor Unit, процессор — обычно имеется в виду процессор компьютера или микроконтроллер. VLSI Very-large-scale integration, очень сложные интегральные микросхемы, применяющиеся для микропроцессоров и чипсетов. [Ссылки] 1. Logic family site:en.wikipedia.org. 2. Мини-справочник по микросхемам. 3. Таблица соответствия отечественных микросхем серий TTL импортным микросхемам 74-й серии. 4. Сокращенная кодировка компонентов Analog Devices. 5. Сокращенная маркировка SMD радиодеталей (marking SMD). 6. Руководство по выбору микросхем логики.

Логический уровень — Logic level

одно из конечного числа состояний, в которых цифровой сигнал может находиться

В цифровых схемах , А логический уровень является одним из конечного числа состояний , что цифровой сигнал может населяет. Логические уровни обычно представлены разностью напряжений между сигналом и землей , хотя существуют и другие стандарты. Диапазон уровней напряжения, которые представляют каждое состояние, зависит от используемого логического семейства .

2-х уровневая логика

В двоичной логике два уровня — это высокий и низкий логические уровни , которые обычно соответствуют двоичным числам 1 и 0 соответственно. Сигналы с одним из этих двух уровней могут использоваться в булевой алгебре для проектирования или анализа цифровых схем.

Активное состояние

Использование верхнего или нижнего уровня напряжения для представления любого логического состояния является произвольным. Два варианта — активный максимум и активный минимум . Состояния «активный-высокий» и «активный-низкий» могут быть смешаны по желанию: например, интегральная схема с постоянным запоминающим устройством может иметь сигнал выбора микросхемы, который имеет низкий активный уровень, но биты данных и адреса обычно имеют высокий активный уровень. Иногда логическая схема упрощается, инвертируя выбор активного уровня (см . Законы Де Моргана ).

Исторически название сигнала активного низкого уровня записывается с полосой над ним, чтобы отличить его от сигнала активного высокого уровня. Например, название Q , читаемое как «Q bar» или «Q not», представляет сигнал активного низкого уровня. Обычно используются следующие условные обозначения:

• полоса над ( Q )
• ведущая косая черта (/ Q)
• префикс или суффикс n в нижнем регистре (nQ или Q_n)
• завершающий # (Q #), или
• суффикс «_B» или «_L» (Q_B или Q_L).

Многие управляющие сигналы в электронике представляют собой сигналы с активным низким уровнем (обычно линии сброса, линии выбора микросхемы и т. Д.). Логические семейства, такие как TTL, могут потреблять больше тока, чем они могут обеспечить, поэтому увеличиваются разветвление и помехоустойчивость . Это также позволяет использовать логику проводного ИЛИ, если логические вентили имеют открытый коллектор / открытый сток с подтягивающим резистором. Примерами этого являются шина I²C и сеть контроллеров (CAN), а также локальная шина PCI .

Некоторые сигналы имеют значение в обоих состояниях, и обозначения могут указывать на это. Например, обычно имеется линия чтения / записи, обозначенная как R / W , что указывает на высокий уровень сигнала в случае чтения и низкий уровень в случае записи.

Уровни логического напряжения

Два логических состояния обычно представлены двумя разными напряжениями, но два разных тока используются в некоторой логической сигнализации, такой как интерфейс цифровой токовой петли и логика токового режима . Для каждого логического семейства указаны верхний и нижний пороги. Когда ниже нижнего порога, сигнал «низкий». Когда выше верхнего порога, сигнал «высокий». Промежуточные уровни не определены, поэтому поведение схемы сильно зависит от реализации.

Обычно допускаются некоторые допуски в используемых уровнях напряжения; например, от 0 до 2 вольт может представлять логический 0, а от 3 до 5 вольт — логический 1. Напряжение от 2 до 3 вольт будет недопустимым и возникнет только в случае неисправности или во время перехода логического уровня. Однако немногие логические схемы могут обнаружить такое состояние, и большинство устройств интерпретируют сигнал просто как высокий или низкий неопределенным или зависящим от устройства способом. Некоторые логические устройства включают триггерные входы Шмитта , поведение которых намного лучше определяется в области пороговых значений и имеет повышенную устойчивость к небольшим изменениям входного напряжения. Задача разработчика схемы состоит в том, чтобы избежать обстоятельств, которые создают промежуточные уровни, чтобы схема работала предсказуемо.

Почти все цифровые схемы используют согласованный логический уровень для всех внутренних сигналов. Однако этот уровень варьируется от одной системы к другой. Для соединения любых двух логических семейств часто требовались специальные методы, такие как дополнительные подтягивающие резисторы или специализированные интерфейсные схемы, известные как переключатели уровня. Сдвига уровня соединяет одну цифровой схему , которая использует один логический уровень на другую цифровую схему , которая использует другой логический уровень. Часто используются два переключателя уровня, по одному в каждой системе: драйвер линии преобразует внутренние логические уровни в стандартные линейные уровни интерфейса; линейный приемник преобразует уровни интерфейса во внутренние уровни напряжения.

Например, уровни TTL отличаются от уровней CMOS . Как правило, выход TTL не поднимается достаточно высоко, чтобы его можно было надежно распознать как логическую 1 входом CMOS, особенно если он подключен только к входу CMOS с высоким входным сопротивлением, который не является источником значительного тока. Эта проблема была решена изобретением семейства устройств 74HCT, использующих технологию CMOS, но с логическими уровнями входа TTL. Эти устройства работают только с источником питания 5 В.

3-х уровневая логика

В трехуровневой логике выходное устройство может находиться в одном из трех возможных состояний: 0, 1 или Z, последнее означает высокий импеданс . Это не логический уровень, но означает, что выход не контролирует состояние подключенной цепи.

4-х уровневая логика

4-уровневая логика добавляет четвертое состояние, X («безразлично»), что означает, что значение сигнала неважно и не определено. Это означает, что вход не определен, или выходной сигнал может быть выбран для удобства реализации (см. Карту Карно § Не важно ).

9-уровневая логика

IEEE 1164 определяет 9 логических состояний для использования в автоматизации проектирования электроники . Стандарт включает сильные и слабые управляемые сигналы, высокий импеданс, а также неизвестные и неинициализированные состояния.

Многоуровневая логика

В твердотельных запоминающих устройствах многоуровневая ячейка хранит данные с использованием нескольких напряжений. Хранение n битов в одной ячейке требует, чтобы устройство надежно различало 2 ⁿ различных уровней напряжения.

Смотрите также

Рекомендации

внешние ссылки

Уровни напряжения логического сигнала — логические ворота

Уровни напряжения сигнала логики

Глава 3 — Логические ворота

Цепи логических затворов предназначены для ввода и вывода только двух типов сигналов: «высокий» (1) и «низкий» (0), как представлено переменным напряжением: полное напряжение питания для «высокого» состояния и нулевого напряжения для «низкое» состояние. В идеальном мире все сигналы логической схемы будут существовать при этих предельных значениях напряжения и никогда не отклоняться от них (т. Е. Меньше полного напряжения для «высокого» или более нулевого напряжения для «низкого»). Однако в действительности уровни напряжения логического сигнала редко достигают этих идеальных пределов из-за паразитных падений напряжения в схеме транзистора, и поэтому мы должны понимать ограничения уровня сигнала в схемах затвора, поскольку они пытаются интерпретировать сигнальные напряжения, лежащие где-то между полным напряжением питания и нуль.

Затворы TTL работают от номинального напряжения питания 5 вольт, +/- 0, 25 вольт. В идеале, «высокий» сигнал TTL должен составлять 5, 00 вольт точно, а TTL «низкий» сигнал 0, 00 вольт точно. Тем не менее, реальные схемы затвора TTL не могут выводить такие идеальные уровни напряжения и предназначены для приема сигналов «высокого» и «низкого», существенно отличающихся от этих идеальных значений. «Приемлемые» напряжения входного сигнала варьируются от 0 до 0, 8 вольт для «низкого» логического состояния и от 2 вольт до 5 вольт для «высокого» логического состояния. «Допустимые» напряжения выходного сигнала (уровни напряжения, гарантированные производителем затвора в заданном диапазоне условий нагрузки) находятся в диапазоне от 0 до 0, 5 В для «низкого» логического состояния и от 2, 7 до 5 вольт для «высокого» логического состояния :

Если сигнал напряжения в диапазоне от 0, 8 В до 2 вольт должен был быть отправлен на вход ТТЛ-затвора, не было бы никакого ответа от затвора. Такой сигнал будет считаться неопределенным, и ни один производитель логических ворот не будет гарантировать, что их схема затвора будет интерпретировать такой сигнал.

Как вы можете видеть, допустимые диапазоны для уровней выходного сигнала более узкие, чем для уровней входного сигнала, чтобы гарантировать, что любой таймер TTL, выдающий цифровой сигнал на вход другого таймера TTL, передаст напряжения, приемлемые для принимающего затвора. Разница между допустимыми диапазонами выходного и входного сигналов называется пределом шума ворот. Для TTL-ворот низкоуровневый уровень шума представляет собой разность между 0, 8 и 0, 5 вольтами (0, 3 вольта), в то время как уровень шума высокого уровня — это разность между 2, 7 вольта и 2 вольта (0, 7 вольта). Проще говоря, запас шума — это пиковое количество ложного или «шумового» напряжения, которое может быть наложено на сигнал слабого напряжения выходного напряжения до того, как принимающий вентиль может неправильно его интерпретировать:

Схемы затворов CMOS имеют спецификации входных и выходных сигналов, которые сильно отличаются от TTL. Для CMOS-затвора, работающего при напряжении питания 5 вольт, допустимые значения входного сигнала варьируются от 0 вольт до 1, 5 вольт для «низкого» логического состояния и от 3, 5 до 5 вольт для «высокого» логического состояния. «Допустимые» напряжения выходного сигнала (уровни напряжения, гарантированные производителем затвора в заданном диапазоне условий нагрузки) находятся в диапазоне от 0 до 0, 05 вольт для «низкого» логического состояния и от 4, 95 до 5 вольт для «высокого» логического состояния :

Из этих цифр должно быть очевидно, что схемы затворов CMOS имеют гораздо больший предел шума, чем TTL: 1, 45 вольт для низкоуровневых и высокоуровневых полей CMOS против 0, 7 вольт для TTL. Другими словами, схемы CMOS могут переносить в два раза больше наложенного «шумового» напряжения на своих входных линиях до того, как будут получены ошибки интерпретации сигнала.

Поля шума CMOS еще больше расширяются при более высоких рабочих напряжениях. В отличие от TTL, который ограничен напряжением питания 5 В, CMOS может питаться от напряжений до 15 вольт (некоторые схемы CMOS до 18 вольт). Здесь показаны приемлемые «высокие» и «низкие» состояния для входных и выходных сигналов CMOS-интегральных схем, работающих при напряжении 10 В и 15 В соответственно:

Поля для приемлемых «высоких» и «низких» сигналов могут быть больше, чем показано на предыдущих иллюстрациях. Показанное представление представляет собой «наихудший» входной сигнал, основанный на спецификациях производителя. На практике можно обнаружить, что схема затвора будет допускать «высокие» сигналы с гораздо меньшим напряжением и «низкими» сигналами значительно большего напряжения, чем указанные здесь.

И наоборот, чрезвычайно малые значения выходного поля — гарантирующие выходные состояния для «высоких» и «низких» сигналов с точностью до 0, 05 вольт «рельсов» источника питания — оптимистичны. Такие «твердые» уровни выходного напряжения будут справедливыми только для условий минимальной нагрузки. Если затвор подает или поглощает значительный ток на нагрузку, выходное напряжение не сможет поддерживать эти оптимальные уровни из-за внутреннего сопротивления канала выходных МОП-транзисторов ворот.

В пределах «неопределенного» диапазона для любого входа затвора будет некоторая точка демаркации, делящая фактический «низкий» диапазон входных сигналов затвора от его фактического «высокого» диапазона входных сигналов. То есть, где-то между самым низким «высоким» уровнем напряжения сигнала и наивысшим «низким» уровнем напряжения сигнала, гарантированным изготовителем затвора, существует пороговое напряжение, при котором затвор фактически переключит свою интерпретацию сигнала с «низкого» или «Высокий» или наоборот. Для большинства схем затворов это неуказанное напряжение является единственной точкой:

При наличии переменного напряжения «шум», наложенного на входной сигнал постоянного тока, одна пороговая точка, при которой ворота изменяет свою интерпретацию логического уровня, приведет к неустойчивому выходу:

Если этот сценарий вам знаком, это потому, что вы помните аналогичную проблему с (аналоговыми) схемами компаратора напряжения компаратора. При одной пороговой точке, при которой вход приводит к переключению между «высокими» и «низкими» состояниями, наличие значительного шума вызовет неустойчивые изменения в выходе:

Решение этой проблемы представляет собой немного положительной обратной связи, введенной в схему усилителя. При использовании op-amp это делается путем подключения выхода обратно к неинвертирующему (+) входу через резистор. В схеме затвора это влечет за собой изменение схемы внутреннего затвора, установление обратной связи внутри пакета ворот, а не через внешние соединения. Разработанный ворот называется триггером Шмитта . Триггеры Шмитта интерпретируют изменяющиеся входные напряжения в соответствии с двумя пороговыми напряжениями: положительным порогом (V _{T +} ) и отрицательным порогом (V _T- ):

Триггерные затворы Шмитта различаются на схематичных диаграммах маленьким символом «гистерезиса», нарисованным внутри них, напоминающим кривую BH для ферромагнитного материала. Гистерезис, вызванный положительной обратной связью в схеме ворот, добавляет дополнительный уровень помехоустойчивости к характеристикам ворот. Триггерные затворы Шмитта часто используются в приложениях, где ожидается шум на входной сигнальной линии (линиях) и / или где неустойчивый выход будет очень пагубным для производительности системы.

Разные требования к уровню напряжения для TTL и CMOS-технологий представляют проблемы, когда два типа ворот используются в одной и той же системе. Хотя работающие CMOS-ворота с тем же напряжением питания 5, 00 вольт, которое требуется для ворот TTL, не проблема, уровни выходного напряжения TTL не будут совместимы с требованиями к входному напряжению CMOS.

Возьмем, к примеру, затвор TTL NAND, выводящий сигнал на вход затвора инвертора CMOS. Оба вентилятора питаются от того же источника питания 5, 00 вольт (V _cc ). Если затвор TTL выводит «низкий» сигнал (гарантируется, что он находится в диапазоне от 0 до 0, 5 вольта), он будет правильно интерпретирован входным сигналом CMOS в качестве «низкого» (ожидая напряжения от 0 до 1, 5 вольт):

Однако, если затвор TTL выводит «высокий» сигнал (гарантируется, что он составляет от 5 вольт до 2, 7 вольта), он может быть неправильно интерпретирован входным сигналом CMOS в качестве «высокого» (ожидая напряжения от 5 до 3, 5 вольта ):

Учитывая это несоответствие, вполне возможно, что затвор TTL выдаст действительный «высокий» сигнал (действительный, то есть согласно стандартам TTL), который находится в «неопределенном» диапазоне для входа CMOS и может быть ( ложно) интерпретируется как «низкий» получающим воротом. Легким «исправлением» этой проблемы является увеличение уровня напряжения «высокого» уровня напряжения TTL с помощью подтягивающего резистора:

Однако необходимо что-то большее, чем это, для интерфейса TTL-выхода с входом CMOS, если принимающий затвор CMOS питается от большего напряжения питания:

Разумеется, не будет никаких проблем с затвором CMOS, который интерпретирует «низкий» выход ТТЛ-ворот, но «высокий» сигнал от затвора TTL — это совсем другое дело. Гарантированный диапазон выходного напряжения от 2, 7 вольта до 5 вольт от выхода затвора TTL нигде не приближается к допустимому диапазону затвора CMOS от 7 вольт до 10 вольт для «высокого» сигнала. Если мы используем заслонку TTL с открытым коллектором вместо выходного затвора тотемного полюса, то подтягивающий резистор к направляющей Vdd с напряжением 10 вольт повысит «высокое» выходное напряжение затвора TTL до полного напряжения питания, подающего CMOS Ворота. Поскольку затвор с открытым коллектором может поглощать ток, а не источник тока, уровень напряжения «высокого» уровня полностью определяется источником питания, к которому подключен нагрузочный резистор, тем самым аккуратно решая проблему несоответствия:

Из-за превосходных характеристик выходного напряжения для CMOS-затворов, как правило, нет проблем с подключением CMOS-выхода к входу TTL. Единственной существенной проблемой является текущая загрузка, представленная входами TTL, поскольку выход CMOS должен поглощать ток для каждого входа TTL в состоянии «низкого».

В случае, когда затвор CMOS питается от источника напряжения, превышающего 5 вольт (V _cc ), проблема может возникнуть. «Высокое» состояние выхода затвора CMOS, превышающее 5 вольт, будет превышать допустимые пределы входного сигнала TTL для «высокого» сигнала. Решением этой проблемы является создание инверторной схемы с открытым коллектором с использованием дискретного транзистора NPN и использование ее для одновременного соединения двух ворот:

Резистор «R _pullup » не является обязательным, так как входы TTL автоматически принимают «высокое» состояние при оставленном плавании, что и произойдет, когда выход затвора CMOS «низкий», и транзистор отключается. Конечно, одним из важных последствий реализации этого решения является логическая инверсия, создаваемая транзистором: когда затвор CMOS выводит «низкий» сигнал, TTL-вентилятор видит «высокий» вход; и когда затвор CMOS выводит «высокий» сигнал, транзистор насыщается, а TTL-вентиль видит «низкий» вход. Пока эта инверсия учитывается в логической схеме системы, все будет хорошо.

СОГЛАСОВАНИЕ РАЗНОРОДНЫХ СИСТЕМ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

При разработке электронных устройств разработчику приходится сталкиваться с необходимостью совместного применения различных семейств логических микросхем. Сопряжение различных серий цифровых элементов в первую очередь связано с необходимостью согласования уровней напряжения и тока. Кроме того, при объединении логических семейств надо знать схемотехнические свойства входов и выходов. Это удобно продемонстрировать на примере ТТЛ и КМОП-логик.

Когда на вход элементов ТТЛ подается низкий (нулевой) уровень напряжения, то из этого входа вытекает ток порядка 1 mА (для большинства серий ТТЛ) при входном напряжении не более 0,4 V.

Рисунок 6.1 – Элемент 2И-НЕ ТТЛ

Недопонимание этого обстоятельства часто приводит к отказу в работе сопрягаемых элементов. Когда на вход элементов ТТЛ подается высокий (единичный) уровень напряжения, входной ток, втекающий во вход этого элемента, имеет порядок единиц, а то и десятки микроампер. Заметим, что этот ток не что иное, как настоящий коллекторный ток «инверсного» (или иначе «горизонтального») транзистора, а не ток утечки, как часто полагают.

Для отрицательных напряжений, если они появляются на входе, вход ТТЛ действует как диод, включенный на землю, а для напряжений свыше +5 V вход эквивалентен закрытому эмиттеру транзистора с небольшим напряжением пробоя (порядка +5,5 V).Типичное значение входного порога логического перехода, составляет у схем ТТЛ примерно 1,3 V, но может меняться от 0,8 до 2,0 V.

Если отдельные логические элементы ТТЛ остаются неиспользованными, то их входы обычно соединяют с общей «земляной» шиной, т.е. подают логический «ноль». В этом случае мощность, рассеиваемая ими, минимальна, а выходы этих элементов можно использовать для создания логической «единицы» на входах других элементов. Другой способ создания уровня логической единицы на неиспользуемых входах элементов ТТЛ заключается в подаче на них напряжения 2,4…3,6 V от отдельных источников питания. Можно также воспользоваться источником питания 5 V, подключив неиспользованные входы через ограничивающих резисторы сопротивлением 1…2 kW. К одному резистору допускается присоединение до 20 входов микросхем ТТЛ серии К155 или К133.

Выход схем ТТЛ содержит npn-транзистор, включенный на шину –U_п, поэтому элемент ТТЛ может отводить на шину –U_п. (землю) значительный ток (порядка I_вых⁰ 16 mА) при небольшом падении напряжения (порядка 0,1…0,2 V). Высокий уровень выходного напряжения создается эмиттерным повторителем, подключенным к шине +U_п с токоограничивающими резисторами в коллекторной и базовой цепи. В результате на выходе появляется «высокое» (единичное) напряжение (около 3,5 V). Одновременно выход может служить источником тока порядка нескольких миллиампер.

У элементов КМОП-логики входной ток практически отсутствует при колебаниях входного напряжения от 0 до 15,0 V (ток утечки менее 10^–5 μА). Для сигналов, превышающих диапазон напряжения питания, вход микросхемы представляет собой два диода, один из которых подключен к положительному полюсу источника питания, а другой – к отрицательному (рис. 6.2).Ток через эти диоды даже кратковременно не должен превышать 10 mА. Диоды необходимы для защиты затворов КМОП-транзисторов от статического электричества. Напряжение порога срабатывания обычно составляет 0,5U_п.

Рисунок 6.2 – КМОП-элемент

Выходная схема КМОП-элемента представляет собой пару транзисторов, из которых один открыт, а другой закрыт. При малых токах открытые транзисторы ведут себя как резисторы сопротивлением в несколько сотен Ом, подключенные к шинам +U_п или –U_п. Однако выходной ток через эти транзисторы ограничивается на уровне нескольких миллиампер.

Микросхемы, принадлежащие к разным сериям ТТЛ, непосредственно согласуются между собой по электрическим уровням, которые у них одинаковы, однако и тут следует учитывать особенности каждой серии.

Во-первых, допустимое число входов микросхем ТТЛ разных серий, которое можно подключать к выходу каждой из этих серий, составляют:

Превышение указанных значений не рекомендуется, так как напряжение на выходе нагружаемой схемы в состоянии U_вых⁰ может оказаться выше максимально допустимого.

Во-вторых, у быстродействующих схем на транзисторах Шоттки (серии 530, К531) крутизна фронтов импульсов очень велика. Из-за этого следует считаться с возможностью высокочастотных наводок по сигнальным цепям, особенно при открытых входах, которые действуют подобно антеннам. При сопряжении таких логик с другими семействами, особенно с микромощными, следует применять раздельное питание и заземление, разнесение входных и выходных сигнальных цепей.

Переход от микросхем ТТЛ к КМОП при одинаковом напряжении питания, равном 5 V, осуществляется непосредственным подключением выхода ТТЛ ко входу КМОП. Важно только, чтобы к выходу ТТЛ не были подключены входы других элементов ТТЛ, так как снижение выходного напряжения из-за их входных токов ниже уровня 3,5 V является пороговым для КМОП-логики. Однако при 3,5 V на выходе ТТЛ запас помехоустойчивости становится мал. Повысить его можно, включив между выходом и шиной питания резистор 2…5 kW в зависимости от серии ТТЛ.

При переходе от КМОП к ТТЛ выходной ток порядка десятков микроампер, соответствующий высокому уровню на входе ТТЛ, легко обеспечить. Однако для большинства приборов КМОП-структуры при выходном напряжении низкого уровня ток нагрузки не должен превышать 0,5…1 mА, что приемлемо только для входов маломощных серий ТТЛ (I_вх⁰ 0,2 mА).

В общем случае напряжение питания, логические уровни, токи входов и выходов могут не совпадать, и согласование разных микросхем представляет самостоятельную задачу. Для этой цели используются как специальные микросхемы, так и ключевые схемы на дискретных элементах, т.е. транзисторах и резисторах. Одна из таких возможных схем приведена на рис. 6.3.

Рисунок 6.3 – Схема согласования ТТЛ ЛЭ с КМОП ЛЭ

Схема универсальна. За счет подбора параметров ее элементов может быть применена в различных ситуациях, в том числе при согласовании КМОП ТТЛ и ТТЛ КМОП. Соответственно значения параметров ее элементов приведены для первого случая без скобок, а для второго – в скобках. Указанные величины резисторов рассчитаны на основании очевидных соотношений так, чтобы не были превышены предельные значения токов и напряжений ИС.

Иногда приходится применять схемы для согласования положительной и отрицательной логик. Пример такой схемы приведен на рис. 6.4. Она преобразует положительный уровень напряжения +U₁, соответствующий коду «1» в одной системе элементов, в отрицательный уровень напряжения – U₂, также изображающий код «1», но в другой системе элементов.

Рисунок 6.4 – Схема согласовония разнополярных МС

Коду «0» в обеих системах соответствует нулевое напряжение. Когда на вход схемы подано нулевое напряжение, транзистор VТ открыт и на выходе напряжение равно нулю. Положительное напряжение на входе закрывает транзистор VT, формируя на выходе отрицательное напряжение, соответствующее коду «1», уровень которого определяется напряжением U₂.

Если, наоборот, есть необходимость преобразовать отрицательный уровень –U₁ в положительный +U₂, то можно использовать эту же схему, заменив у нее транзистор pnp- на npn-, источник питания –U_п на +U_п и +U_см на –U_см.

Для согласования различных семейств цифровых элементов между собой выпускаются интегральные микросхемы преобразователей уровней (ПУ).

В отличие от логических элементов, в преобразователях уровней входные и выходные уровни всегда различаются между собой – это характерно для ПУ. Очевидно, чтобы вход ПУ можно было соединить с выходом логического элемента (ЛЭ1), входной каскад ПУ должен быть выполнен по принципу построения ЛЭ1. Аналогично, по принципу ЛЭ2, должен быть построен выходной каскад ПУ. Одновременно, как правило, применяются и разнотипные источники питания, характерные для обеих систем элементов.

Примером ПУ может быть микросхема 564ЛН2 или 564ПУ4, предназначенные для согласования выходных уровней КМОП-структур с входами серий ТТЛ. В корпусе каждой такой микросхемы находятся по шесть одинаковых одновходовых элементов, обладающих повышенной нагрузочной способностью по току. Входная защитная цепочка позволяет при питании этой микросхемы 5 V подавать на ее входы повышенное напряжение вплоть до 15 V. Нагрузочная способность элементов обеих микросхем одинакова и применительно к разным сериям ТТЛ составляет: ТТЛ – универсальная 2; ТТЛ – маломощная 9; ТТЛ – микромощная 16 (при U_п = 5 V 5 % и U_вых⁰ 0,5 V).

Для согласования выхода ТТЛ со входом КМОП при питании последних повышенным напряжением (U_п 10 V) применяют микросхемы 564ПУ7 и 564ПУ8, содержащие каждая по шесть преобразователей уровня. Их электрические параметры при U_п=12 V таковы: Различаются они тем, что 564ПУ8 выполняет эту операцию без инверсии, а 564ПУ7 – с инверсией.

Преобразователь уровней от КМОП к ТТЛ К176ПУ1 содержит пять инверторов. Для него требуется два источника питания 5 V и 9 V. Шесть преобразователей логических уровней от КМОП к ТТЛ содержит микросхема 176ПУ2. Эти инверторы можно использовать также в тех устройствах логики КМОП, где требуются большие выходные токи I_вых¹ и I_вых⁰ (например, при перезарядке нагрузочной емкости).

Шесть преобразователей без инверсии расположены в корпусе К176ПУЗ. В качестве замены К176ПУ2 можно применить К561ЛН2, а вместо ПУЗ – преобразователь К561ПУ4 во всех схемах. Нагрузочная способность схем ПУ2 и ПУ3 – для входа ТТЛ (I_вых⁰=3,2 mА). Микросхемам К176ПУ1…К176ПУЗ требуются два напряжения питания 5 V для ТТЛ и 9 V для КМОП-транзисторов. Время переходного процесса преобразователей уровней от высокого к низкому не превышает 16…40 ns. Микросхема К176ПУ5 содержит четыре преобразователя уровней КМОП – ТТЛ и отличается комплиментарными выходами. Для нее также требуются два источника питания.

Микросхема К176ПУ5 содержит шесть преобразователей – буферных усилителей. По параметрам и применяемости она сходна с К561ЛН2, которая содержит шесть инверторов и работает так же, как и ЛН2, от двух источников питания. Микросхема К564ПУ6 содержит четыре канала преобразования логических уровней от низкого напряжения к высокому. Соответственно на микросхему подают два напряжения питания 5 и 15 V. Кроме того, каждый канал имеет входы разрешения. Преобразование ТТЛ – КМОП (без инверсии данных) разрешается при высоких уровнях на этих входах. При низком уровне на разрешающем входе соответствующий выход переходит в разомкнутое состояние. Микросхему можно использовать как преобразователь от высокого уровня к низкому, если заменить точки подключения напряжений питания.

Для преобразования уровней ТТЛ в уровни ЭСЛ служит микросхема К500ПУ124, которая содержит четырехканальный преобразователь ТТЛ – КМОП. На эту схему надо подавать два питающих напряжения +5 и –5,2 V. Отметим, что в схеме имеется разрешающий вход, на который надо подавать напряжение высокого уровня U_вх¹ для ТТЛ. При U_вх⁰ на выходе всех преобразователей устанавливается напряжение низкого уровня для ЭСЛ. На соответствующих инверсных выхода устанавливается высокий уровень для ЭСЛ. Время задержки переключения составляет менее 5 ns, что позволяет принимать сигналы от микросхем ТТЛШ.

Микросхема К500ПУ125 – четырехканальный преобразователь, предназначенный для обратного преобразования сигналов ЭСЛ в сигналы ТТЛ. Оконченный усилитель каждого канала этой схемы имеет обычный двухтактный выход элементов ТТЛ с транзисторами Шоттки.

Вопросы для самопроверки

1. Почему возникают задачи согласования разнородных систем логических элементов.

2. Назовите основне параметры входных и выходных сигналов ТТЛ-логики и КМОП-логики.

Узнать еще:

уровней напряжения логического сигнала | Логические ворота

Входные напряжения для логических вентилей

предназначены для ввода и вывода только двух типов сигналов: «высокий» (1) и «низкий» (0), представленные переменным напряжением: полное напряжение питания для «высокого» состояния и нулевое напряжение. для «низкого» состояния. В идеальном мире все сигналы логической схемы будут существовать при этих крайних пределах напряжения и никогда не отклоняться от них (т. е. ниже полного напряжения для «высокого» или больше нуля для «низкого»).

Однако в действительности уровни напряжения логического сигнала редко достигают этих идеальных пределов из-за паразитных падений напряжения в схеме транзистора, и поэтому мы должны понимать ограничения уровня сигнала схем затвора, поскольку они пытаются интерпретировать напряжения сигнала, лежащие где-то между полными. напряжение питания и ноль.

Допустимое отклонение напряжения входов затвора TTL

TTL работают при номинальном напряжении питания 5 вольт, +/- 0,25 вольт. В идеале «высокий» сигнал TTL должен быть 5.Ровно 00 вольт, а «низкий» сигнал TTL ровно 0,00 вольт.

Однако реальные схемы затворов TTL не могут выдавать такие идеальные уровни напряжения и предназначены для приема «высоких» и «низких» сигналов, существенно отклоняющихся от этих идеальных значений.

«Допустимые» напряжения входного сигнала находятся в диапазоне от 0 до 0,8 В для «низкого» логического состояния и от 2 до 5 В для «высокого» логического состояния.

«Допустимые» напряжения выходного сигнала (уровни напряжения, гарантированные производителем затвора в указанном диапазоне условий нагрузки) находятся в диапазоне от 0 вольт до 0.5 В для «низкого» логического состояния и от 2,7 до 5 В для «высокого» логического состояния:

Если бы сигнал напряжения в диапазоне от 0,8 до 2 вольт должен был быть отправлен на вход затвора TTL, не было бы определенного ответа от затвора. Такой сигнал будет считаться неопределенным , и ни один производитель логического элемента не может гарантировать, как его схема затвора будет интерпретировать такой сигнал.

Запас шума TTL

Как вы можете видеть, допустимые диапазоны для уровней выходного сигнала уже, чем для уровней входного сигнала, чтобы гарантировать, что любой затвор TTL, выводящий цифровой сигнал на вход другого затвора TTL, будет передавать напряжения, приемлемые для принимающего затвора.Разница между допустимым выходным и входным диапазонами называется запасом помехоустойчивости затвора.

Для ворот TTL запас шума низкого уровня — это разница между 0,8 вольт и 0,5 вольт (0,3 вольт), а запас шума высокого уровня — это разница между 2,7 вольт и 2 вольт (0,7 вольт). Проще говоря, запас помехоустойчивости — это пиковая величина паразитного или «шумового» напряжения, которое может быть наложено на слабый сигнал выходного напряжения затвора до того, как затвор приема может его неправильно интерпретировать:

Допустимое отклонение напряжения входов затвора КМОП

имеют характеристики входного и выходного сигналов, которые сильно отличаются от ТТЛ.Для затвора CMOS, работающего при напряжении источника питания 5 вольт, допустимые напряжения входного сигнала находятся в диапазоне от 0 до 1,5 вольт для «низкого» логического состояния и от 3,5 до 5 вольт для «высокого» логического состояния.

«Допустимые» напряжения выходного сигнала (уровни напряжения, гарантированные производителем затвора в указанном диапазоне условий нагрузки) варьируются от 0 вольт до 0,05 В для «низкого» логического состояния и от 4,95 до 5 В для «высокого» логического уровня. состояние:

Запас помехоустойчивости CMOS

Из этих цифр должно быть очевидно, что схемы затвора КМОП имеют гораздо больший запас помехоустойчивости, чем TTL: 1.45 вольт для нижнего и верхнего пределов CMOS по сравнению с максимумом 0,7 вольт для TTL. Другими словами, КМОП-схемы могут выдерживать более чем в два раза большее количество наложенного «шумового» напряжения на свои входные линии, прежде чем возникнут ошибки интерпретации сигнала.

Запас шума при более высоких рабочих напряжениях

CMOS увеличивается еще больше при более высоких рабочих напряжениях. В отличие от TTL, который ограничен напряжением источника питания 5 вольт, CMOS может питаться от напряжения до 15 вольт (некоторые схемы CMOS могут достигать 18 вольт).

Здесь показаны допустимые «высокое» и «низкое» состояния как для входа, так и для выхода интегральных схем КМОП, работающих от 10 В и 15 В соответственно:

Поля для допустимых «высоких» и «низких» сигналов могут быть больше, чем показано на предыдущих рисунках. То, что показано, соответствует характеристикам входного сигнала «наихудшего случая» в соответствии со спецификациями производителя. На практике можно обнаружить, что схема затвора будет допускать «высокие» сигналы со значительно меньшим напряжением и «низкие» сигналы со значительно большим напряжением, чем указанные здесь.

И наоборот, показанные чрезвычайно малые выходные запасы — гарантирующие выходные состояния для «высоких» и «низких» сигналов с точностью до 0,05 В от «шин» источника питания — оптимистичны. Такие «твердые» уровни выходного напряжения будут верны только для условий минимальной нагрузки. Если затвор получает или пропускает значительный ток в нагрузку, выходное напряжение не сможет поддерживать эти оптимальные уровни из-за внутреннего сопротивления канала конечных выходных полевых МОП-транзисторов затвора.

Пороги напряжения

В пределах «неопределенного» диапазона для любого входа затвора будет некоторая граничная точка, отделяющая фактический «низкий» диапазон входного сигнала затвора от его фактического «высокого» диапазона входного сигнала. То есть где-то между самым низким «высоким» уровнем напряжения сигнала и самым высоким «низким» уровнем напряжения сигнала, гарантированным производителем затвора, существует пороговое напряжение, при котором затвор фактически переключит свою интерпретацию сигнала с «низкого» »Или« высокий »или наоборот. Для большинства схем затвора это неопределенное напряжение является одной точкой:

Входы с шумом переменного тока

В присутствии «шумового» напряжения переменного тока, наложенного на входной сигнал постоянного тока, единственная пороговая точка, в которой логический элемент изменяет свою интерпретацию логического уровня, приведет к ошибочному выходу:

Если этот сценарий кажется вам знакомым, то это потому, что вы помните аналогичную проблему со схемами операционного усилителя (аналогового) компаратора напряжения.При единственной пороговой точке, в которой вход вызывает переключение выхода между «высоким» и «низким» состояниями, наличие значительного шума вызовет беспорядочные изменения на выходе:

Триггер Шмитта

Решением этой проблемы является добавление положительной обратной связи в схему усилителя. В операционном усилителе это делается путем подключения выхода обратно к неинвертирующему (+) входу через резистор.

В схеме затвора это влечет за собой перепроектирование внутренней схемы затвора, устанавливая обратную связь внутри корпуса затвора, а не через внешние соединения. Спроектированный таким образом вентиль называется триггером Шмитта . Триггеры Шмитта интерпретируют изменяющиеся входные напряжения в соответствии с двумя пороговыми напряжениями : положительным порогом (VT +) и отрицательным порогом (VT-):

Если мы используем затвор TTL с открытым коллектором вместо выходного затвора с тотемным полюсом, то подтягивающий резистор к шине питания 10 В V _dd поднимет «высокое» выходное напряжение затвора TTL до полной мощности. напряжение питания, питающее CMOS-затвор. Поскольку затвор с открытым коллектором может потреблять только ток, а не ток истока, уровень напряжения в «высоком» состоянии полностью определяется источником питания, к которому подключен подтягивающий резистор, что аккуратно решает проблему рассогласования:

Начинать:
    TTL  RE.7, 1 фут установлен на уровень TTL
    TTL  RE.6 'установлен на уровень TTL
    TTL  RE.5, 0 'отключить уровень TTL, установить на уровень CMOS